华为发布τ定律破局摩尔瓶颈，定义半导体新路径.在全球半导体产业陷入制程微缩困局的当下，一场关于未来技术路线的重磅宣言在上海响起。在电气电子工程师学会（IEEE）旗下顶级会议ISCAS
2026上，华为公司常务董事何庭波发表主旨演讲，首次系统阐述了指导半导体产业发展的全新原则——韬（τ）定律。这一理论的提出，标志着业界试图跳出延续半世纪的“几何缩微”思维定式，转而通过“时间缩微”开辟算力增长的新赛道。

　　在题为“半导体新路径探索与实践”的演讲中，何庭波指出，曾主导产业半个多世纪的摩尔定律正面临物理极限与经济效益的双重天花板。面对晶体管尺寸缩减放缓、成本红利消退的行业痛点，如何跨越传统工艺局限，满足指数级攀升的计算需求，已成为全球共同面临的难题。τ定律的诞生，正是为了解决这一核心挑战。

　　该定律主张以“时间（τ）缩微”替代传统的“几何缩微”，通过压缩信号传播时延来提升晶体管密度与系统性能。为支撑这一理论，华为构建了覆盖全技术栈的多层级协同优化体系，其核心是通过“逻辑折叠（LogicFolding）”等创新技术，系统性降低时间常数τ：

　　器件层面：​ 优化晶体管与互连结构，降低电阻与寄生电容，从源头缩微器件级时间常数；

　　电路层面：​ 利用逻辑折叠打破平面布局限制，缩短关键路径走线，显著提升电路密度与速度；

　　芯片层面：​ 实施“软硬芯”全栈协同设计，通过细粒度控制指令与数据流，大幅提升并行度与执行效率；

　　系统层面：​ 定义“灵衢”总线协议，重构互联架构，实现超节点统一内存编址，大幅削减通信时延。

　　何庭波透露，过去六年，华为已基于τ定律成功量产381款芯片，广泛应用于各类场景。作为阶段性成果，2026年秋季即将发布的麒麟芯片将首发逻辑折叠技术，实现性能的飞跃。展望未来，她预测到2031年，基于τ定律的高端芯片晶体管密度有望追平1.4纳米制程水平。

　　τ定律的提出不仅是一次技术架构的创新，更是对半导体产业发展逻辑的深刻重构。它摆脱了单纯依赖物理制程的单一维度竞争，转向由系统架构、电路设计与新材料共同驱动的“多维进化”。正如何庭波所言，这条新路径的成功离不开开放合作的生态。在全球半导体寻求突围的关键时刻，华为的τ定律或许为行业提供了一个超越物理极限、回归计算本质的务实解法，预示着后摩尔时代产业协作与技术融合的新范式。